將單電源供電的模數轉換器（ADC）的單端輸入信號直流（DC）耦合到差分輸入端可能很有挑戰性。輸入信號需要從地電平移到Vs/2，并且完成信號從單端輸入到差分輸入的變換。另外，ADC的兩個差分輸入端之間必須均衡以便抵消偶數次諧波和共模噪聲。系統通常需要不能將注入的DC偏置電流返回給信號源這樣的信號變換。另外，處理大動態范圍(12 bit 和14 bit ADC)的寬帶信號也會增加電路的復雜性。
寬帶放大器（例如AD8351）能解決幾乎所有上述問題，但其標準實現方法需要使用交流（AC）耦合。這種設計思想描述了一種新的電路，它通過使用外部DC反饋環路消除這一要求。它還允許通帶的低端擴展到DC。
該電路基本原理是圖1所示的簡單的電平移動電路。在Vs和信號源之間連接兩個串聯電阻器，將信號衰減到一半并偏置到Vs/2。中心抽頭被緩沖，然后可由單邊電源電路處理。在信號源端和數值相等的負電源之間也連接兩個串聯電阻器以抵消來自信號源端的DC偏置電流。
圖2所示的電路通過用相互跟蹤的精密+DC電平替代+Vs電源電壓的方法擴展了上述簡單概念。另外，通過用數量加倍的電平移動電阻器實現差分信號。通過從放大器的共模電壓中減去2.4 V ADC參考信號產生+DC電平，其中共模電壓是由兩個放大器通過相等阻值電阻器的輸出相加后產生的。對這個差值信號進行放大、濾波和反向以產生+DC電平。大約為1040的DC反饋環路增益允許放大器可以在ADC VREF信號為的范圍內跟蹤輸出共模電壓。
增加的外部DC反饋路徑使得VOCM引腳開路并且對地去耦，禁止AD8351的內部反饋路徑。
電平移動電阻器被設置成1.09:1的比率，以便將所需要的+DC電平擺幅減小到。使用具有優良跟蹤性能的精確網絡以確證良好的CMRR，并且將注入到信號源端的DC偏置電流減到最小。我們為U2選擇一個滿電源擺幅（R-R）反饋放大器，從而允許使用±5 V電源。余下的電路由+5V電源供電。
電阻器Rg用于調節整個前端的增益。對0 dB前端增益來說，帶寬擴大到1 GHz以上，如圖3所示。要求的增益確定后，調整電阻器Rf使得輸入到ADC的兩個差分信號均衡。Rg和Rf對應不同增益的典型值如表1所示。
64.9歐姆（Ω）電阻器提供50Ω的源阻抗。
從放大器端看，28Ω電阻器提供平衡輸入。用64.9Ω電阻器替換28Ω電阻器，再將另外的反相輸入信號接入新的64.9Ω電阻器和2個240Ω電平移動電阻器，這樣就獲得了一個差分輸入信號結構。這種差分輸入信號結構可以去掉Rf。
本設計中保留了AD8351放大器優良的失真性能，從而允許它驅動12 bit 和14 bit ADC時能使ADC的動態范圍減小最小（見圖4）。
